特点
说明 DS92LV3221(SER)2嵌入式时钟的LVDS串行通道数据有效载荷速率高达1.6 Gbps的超过电缆,如Ca议,或背板的FR - 4的痕迹序列化为一个32位的数据总线。同伴DS92LV3222(DES)的反序列化2 LVDS串行数据通道,去歪曲的通道至通道的延迟变化,并将其转换成32位LVCMOS的并行数据总线LVDS数据流。 片上数据随机/加扰和直流平衡编码和可选的串行器预加重,确保一个强大的,在较长的低EMI的传播,有损电缆和背板。解串器会自动锁定传入的数据,而无需外部参考时钟或特殊的同步模式,提供一个简单的“插件和锁”的操作。 通道链接II SerDes器件嵌入时钟和数据有效载荷包括信号调理功能,减少跟踪计数,消除歪斜问题,简化设计工作,为各种各样的视频,控制和成像应用的成本较低的电缆/连接器。内置全速BIST功能验证链路的完整性和可用于系统诊断。