说明 DS92LV18串行/解串器(SERDES)对透明地转换成一个带有嵌入式时钟信息BLVDS串行数据流的18位并行总线。 这种单一的串行数据流简化传输18位,甚至更少的PCB迹线和电缆通过消除并行数据和时钟路径之间的偏差问题,巴士。 它节省了系统成本,缩小数据路径,从而降低PCB层,电缆宽度和连接器的尺寸和引脚。 此SERDES对包括内置的系统和设备的测试能力。 线路环回功能,使用户能够检查发射机和接收机的串行数据传输路径的完整性,而反序列化的串行数据接收器输出的并行数据。 本地环回功能,使用户能够检查从本地并行总线侧的收发器的完整性。 DS92LV18采用修改BLVDS高速I / O信号 BLVDS串行传输路径上的数据可靠传输提供了一个低功耗和低噪音的环境。 大小相等,方向相反的电流通过差分数据路径控制EMI耦合产生的边缘场。 |