说明 1至6的DS92CK16时钟缓冲器/总线收发器是一个一至六个月的CMOS差分时钟分配器件利用总线的低电压差分信号(BLVDS)技术。 这个时钟分配器件是专为要求超低功耗,低噪声,高数据速率应用。 该BLVDS一边是作为一个单独的回报/源时钟行事通道收发器。 该DS92CK16接受的LVDS(300 mV的典型值)差分输入水平,并将它们转换为3V的CMOS输出水平。 输出使能引脚的OE#,当高,强制所有时钟输出引脚高。 该设备可以用作源同步驱动。 选择的驱动源是受控于中 CrdCLK和DE#引脚。 该装置可以作为主时钟,驾驶在多点环境中的其他时钟I / O引脚上的输入。 易主/从时钟的选择是实现沿着背板。 |